Universidade Federal de Uberlândia
Engenharia Eletrônica e de Telecomunicações

- Microprocessadores -

Cap. 1 - Memórias

Prof. Alan Petrônio Pinheiro

Sumário

- 1) Introdução e conceitos
- 2) Barramentos
- 3) Memórias ROM e derivadas: decodificação e circuitos
- 4) Memórias ROM e derivadas: decodificação e circuitos
- 5) Projeto de banco de memórias

1 - Introdução e conceitos

- Célula x Palavra x Capacidade

• Conceitos:

- Tempo de acesso: recebimento x disponibilidade
- Memória de acesso aleatório (RAM)
- Memória apenas de leitura (ROM)
- Dispositivos de memória estática
- Dispositivos de memória dinâmica
- "Memória principal" e memória auxiliar
- Memória cache

2 - Barramentos

- Operação de escrita:
 - 1 - CPU manda endereço de memória
 - 2 - Habilitação de CE ou CS da memória
 - 3 - CPU coloca dado a ser armazenado
 - 4 - CPU ativa linha controle escrita (WR ou W/R)
 - 5 - Memória decodifica endereço e modifica célula

• Operação:

- 1 - aplicar endereço
- 2 - habilitar dispositivo
- 3 - colocar os dados no barramento dados
- 4 - Leitura: habilitar tristate (OE)
- 5 - Escrita: dados para escrever
- 6 - habilitar pino escrita
- 7 - desabilitar pinos controle e desativar chip (CE/CS)

- Operação de leitura:
 - 1 – CPU manda endereço de memória
 - 2 – Habilitação de CE ou CS da memória
 - 3 – CPU ativa linha controle leitura (RD ou W/R)
 - 4 – Memória decodifica endereço e coloca no buffer de saída
 - 5 – Saída tristate ativada

3 - Memórias ROM e derivadas: decodificação e circuitos

- Diagrama geral:

Palavra	Endereço				Dados								Palavra	Endereço				Dados							
	A ₃	A ₂	A ₁	A ₀	D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀		A ₃	A ₂	A ₁	A ₀	D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
0	0	0	0	0	1	1	0	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	1	0	0	1	1	0	1	0	1	0	0	0	0	0	0	0	0	0
2	0	0	1	0	1	0	0	0	0	0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0
3	0	0	1	1	0	1	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
4	0	1	0	0	0	0	0	0	0	1	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0
5	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0
6	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
7	0	1	1	1	1	1	1	1	0	1	0	1	1	0	1	1	0	1	1	0	1	1	0	1	1
8	1	0	0	0	0	0	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0
9	1	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
10	1	0	1	0	1	0	1	0	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0
11	1	0	1	1	1	1	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1
12	1	1	0	0	0	0	1	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
13	1	1	0	1	0	1	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
14	1	1	1	0	1	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0
15	1	1	1	1	1	1	1	0	1	0	1	0	1	1	0	1	1	0	1	1	0	1	1	0	1

3.3 – EPROM

- pulso alta tensão armazena carga condutiva

Modo	Entradas			VPP	Saídas
	OE	CE	FGM		
Leitura	0	0	1	0-5V	Saída de dados
Desabilitação de saída	0	1	1	0-5V	Alta impedância
Standby	1	X	X	X	Alta impedância
Programação	0	1	0	12,75 V	Entrada de dados
Verificação da programação	0	0	1	12,75 V	Saída de dados

3.3 – EEPROM

Alta tensão reversa entre gate e dreno remove carga condutiva

Modo	Entradas			Pinos de I/O
	WE	CS ₁	CS ₂	
LEITURA	1	0	1	Saída de dados
ESCRITA	0	0	1	Entrada de dados
Desabilita saída	1	X	X	Alta impedância
Não selecionada (standby)	X	X	X	Alta impedância

4 – Memória RAM e derivadas: decodificação e circuitos

- Arquitetura

4.1 - SRAM

- Tipos:

Modo	Entradas			Pinos de I/O
	WE	CS ₁	CS ₂	
LEITURA	1	0	1	Saída de dados
ESCRITA	0	0	1	Entrada de dados
Desabilita saída	1	X	X	Alta impedância
Não selecionada (standby)	X	X	X	Alta impedância

4.2 - DRAM

Multiplexação de pinos

*MUX = 0 transmite o endereço A₇-A₁₅ de CPU para a DRAM.
 MUX = 1 transmite o endereço A₇-A₁₅ da CPU para a DRAM.